



elektronik-bauelemente

Nur für den Dienstgebrauch

APPLIKATIVE INFORMATION

A P P L I K A T I V E I N F O R M A T I O N

- für Anwender der Mikroelektronik -

hinweise

1. Alle Beiträge in den Heften der "Applikativen Information" dienen der Anregung bei Schaltungs- und Geräteentwicklungen bzw. beim Finden von Rationalisierungslösungen und vor allem dem Erfahrungsaustausch. Es können keine Verbindlichkeiten des VEB Applikationszentrum Elektronik Berlin zur Bereitstellung der in den Beiträgen vorgestellten elektronischen Bauelemente abgeleitet werden.

Grundlage dafür sind die Listen für elektronische Bauelemente und Bausteine, die über die Bauelemente-Verantwortlichen der Betriebe beim VEB Applikationszentrum Elektronik Berlin angefordert werden können.

2. Reproduktionen in irgendeiner Form durch Druck, Kopienherstellung, Microfiche u. a. sind nur nach vorheriger schriftlicher Zustimmung des Herausgebers gestattet. Auszüge, Referate und Besprechungen müssen die volle Quellenangabe enthalten.

inhalt ai

01/87

Seite

bauelemente · applikation

Low-Power-Schottky-Schaltkreise
des VEB Halbleiterwerk Frankfurt/Oder

3

kurz berichtet

Patentinformation

30

Standards
für elektronische Bauelemente

31

Redaktionsschluß: 2. 11. 1986

HERAUSGEBER

1970

inhalt

INHALT

- Die Sprache der Mikroelektronik -

Beziehungen - Applikation

Die Sprache der Mikroelektronik

Die Sprache der Mikroelektronik

Beziehungen

Beziehungen

Beziehungen

Beziehungen

hinweis

herausgeber

1.

Alle Rechte an den in diesem Heft enthaltenen Texten und Bildern sind vorbehalten. Nachdruck, Vervielfältigung und Verbreitung, auch auszugsweise, ist ohne schriftliche Genehmigung des Herausgebers.

**veb applikationszentrum elektronik berlin
im veb kombinat mikroelektronik
- abt. applikative information mikroelektronik -
mainzer str. 25**

2.

Reproduktionsrechte in deutscher Sprache durch Druck, Vervielfältigung, Mikrofilm, etc., sind auf dem vorliegenden schriftlichen Einverständnis des Herausgebers gestattet. Sonstige, teilweise und unvollständige Reproduktionen sind ohne schriftliche Genehmigung des Herausgebers nicht zulässig.

**berlin
1035**

Dr.-Ing. Eckhard Fehse
Dipl.-Ing. Eberhard Seeling

VEB Halbleiterwerk Frankfurt/Oder
im VEB Kombinat Mikroelektronik

Low-Power-Schottky-Schaltkreise des VEB Halbleiterwerk Frankfurt/Oder

1. Einleitung

Das Low-Power-Schottky-Schaltkreissortiment (LS-Schaltkreise) des VEB Halbleiterwerk Frankfurt/Oder (HWF) wurde in den letzten Jahren beträchtlich erweitert.

Da die Vorteile und Besonderheiten von LS-Schaltkreisen gegenüber Standard-TTL-Schaltkreisen hinlänglich bekannt sind, werden in diesem Beitrag (funktionsgebunden) die schaltkreisspezifischen technischen Daten angegeben, Besonderheiten aus applikativer Sicht erwähnt und ausgewählte Anwendungsbeispiele vorgestellt.


1.1. LS-Schaltkreise - Übersicht

Typenbezeichnung	Funktion
DL 000 D	Vier NAND-Gatter mit je zwei Eingängen, /1/, /5/
DL 002 D	Vier NOR-Gatter mit je zwei Eingängen, /1/, /5/
DL 003 D	Vier NAND-Gatter mit je zwei Eingängen und offenem Kollektorausgang /1/, /5/
DL 004 D	Sechs Inverter, /1/, /5/
DL 008 D	Vier AND-Gatter mit je zwei Eingängen, /1/, /5/
DL 010 D	Drei NAND-Gatter mit je drei Eingängen, /1/, /5/
DL 011 D	Drei AND-Gatter mit je drei Eingängen, /1/, /5/
DL 014 D	Sechs Schmitt-Trigger-Inverter, /2/
DL 020 D	Zwei NAND-Gatter mit je vier Eingängen, /1/, /5/
DL 021 D	Zwei AND-Gatter mit je vier Eingängen, /1/, /5/
DL 030 D	Ein NAND-Gatter mit je acht Eingängen, /1/, /5/
DL 032 D	Vier OR-Gatter mit je zwei Eingängen, /4/, /17/
DL 037 D	Vier NAND-Leistungsgatter mit je zwei Eingängen, /2/, /6/
DL 038 D	Vier NAND-Leistungsgatter mit je zwei Eingängen und offenem Kollektorausgang, /2/, /6/
DL 040 D	Zwei NAND-Leistungsgatter mit je vier Eingängen, /2/, /6/
DL 051 D	Ein AND-NOR-Gatter mit zweimal drei Eingängen und ein AND-NOR-Gatter mit zweimal zwei Eingängen, /3/, /9/
DL 074 D	Zwei positiv flankengetriggerte D-Flip-Flop, /1/, /5/
DL 083 D	4-Bit-Binär-Volladdierer, /4/
DL 086 D	Vier Exklusiv-OR-Gatter mit je zwei Eingängen, /3/, /10/
DL 090 D	Asynchroner Dezimalzähler, /2/, /8/
DL 093 D	Asynchroner 4-Bit-Binärzähler, /2/, /8/
DL 112 D	Zwei negativ flankengetriggerte JK-Flip-Flop, /2/
DL 123 D	Zwei rücksetzbare monostabile Multivibratoren, /2/
DL 132 D	Vier Schmitt-Trigger-NAND-Gatter mit je zwei Eingängen, /2/
DL 155 D	Zwei 2 auf 4-Dekoder, /3/, /11/
DL 164 D	8-Bit-Schieberegister, /4/
DL 175 D	Vier D-Flip-Flop, /3/, /12/
DL 192 D	Synchroner Vor-Rückwärts-Dezimalzähler, /2/, /7/
DL 193 D	4 Bit synchroner Vor-Rückwärts-Binärzähler, /2/, /7/
DL 194 D	Bidirektionales 4-Bit-Universal-Schieberegister, /3/, /13/


Typenbezeichnung

Funktion


DL 251 D	8 auf 1-Multiplexer, /3/, /14/
DL 253 D	Zwei 4 auf 1-Multiplexer, /3/, /14/
DL 257 D	Vier 2 auf 1-Multiplexer, /3/, /14/
DL 259 D	Adressierbares 8-Bit-Latch, /4/
DL 295 D	4-Bit-Schieberegister, /3/, /15/
DL 299 D	8-Bit-Universal-Schieberegister, /4/
DL 374 D	Acht D-Flip-Flop, /4/
DL 540 D	Invertierender 8-Bit-Bustreiber, /4/
DL 541 D	Nichtinvertierender 8-Bit-Bustreiber, /4/
DL 2631 D	Vier Leitungstreiber für Differenzsignale, /4/
DL 2632 D	Vier Leitungsempfänger für Differenzsignale, /4/
DL 8121 D	8-Bit-Komparator, /3/, /16/
DL 8127 D	Systemtaktgenerator, /3/




DL 000D; DL 003D
DL 008D; DL 032D
DL 037D; DL 038D
DL 086D; DL 132D




DL 004D; DL 014D




DL 002D




DL 010D; DL 011D




DL 020D; DL 021D
DL 040D



DL 030D



















DL 051D




DL 074D


Bild 1: Anschlußbelegung der LS-Schaltkreise




Fortsetzung Bild 1




DL 540D; (DL 541D)




DL 2631D



DL 2632D



DL 8121D



DL 8127D

Fortsetzung Bild 1

2. Allgemeine Grenz- und Kennwerte

Für alle LS-Schaltkreise gelten die in Tabelle 1 aufgeführten Grenzwerte.

Tabelle 1: Grenzwerte

Kenngröße	Kurzzeichen	min.	max.	Einheit
Betriebsspannung	U_{CC}	0	+7	V
Eingangsspannung	U_I	-0,5	+7	V
Umgebungstemperatur	T_a	0	+70	°C

Die Betriebsbedingungen und statischen Hauptkennwerte der LS-Schaltkreise sind Tabelle 2 zu entnehmen. Weichen einzelne Werte davon ab, so sind diese bei den spezifischen technischen Daten mit aufgeführt.

Tabelle 2: Allgemeine Kennwerte ($\sqrt{a} = 0 \dots 70 \text{ }^\circ\text{C}$)

Kenngröße	Kurzzeichen	Bedingungen	min.	typ.	max.	Einheit
Betriebsspannung	U_{CC}		4,75	5,0	5,25	V
High-Eingangsspannung	U_{IH}		2,0			V
Low-Eingangsspannung	U_{IL}				0,8	V
Eingangsclampingspannung	$-U_{IK}$	$U_{CC} = 4,75 \text{ V}$ $-I_I = 18 \text{ mA}$		0,9	1,5	V
High-Ausgangsstrom	$-I_{OH}$				400	μA
Low-Ausgangsstrom	I_{OL}				8	mA
High-Ausgangsspannung	U_{OH}	$U_{CC} = 4,75 \text{ V}$ $-I_{OH} = 400 \text{ } \mu\text{A}$	2,7	3,3		V
Low-Ausgangsspannung	U_{OL}	$U_{CC} = 4,75 \text{ V}$ $I_{OL} = 8 \text{ mA}$		0,35	0,5	V
High-Ausgangsreststrom	I_{OZH}	$U_{CC} = 5,25 \text{ V}$ $U_{OH} = 2,4 \text{ V}$		<1	20	μA
Low-Ausgangsreststrom	I_{OZL}	$U_{CC} = 5,25 \text{ V}$ $U_{OL} = 0,4 \text{ V}$		<1	20	μA
High-Eingangsstrom	I_{IH}	$U_{CC} = 5,25 \text{ V}$ $U_{IH} = 2,7 \text{ V}$ $U_{IH} = 7 \text{ V}$		<1	20	μA
Low-Eingangsstrom	$-I_{IL}$	$U_{CC} = 5,25 \text{ V}$ $U_{IL} = 0,4 \text{ V}$		250	360	μA
Ausgangskurzschlußstrom ¹⁾	$-I_{OS}$	$U_{CC} = 5,25 \text{ V}$	20		100	mA

Anmerkung: 1) Nicht mehr als ein Ausgang gleichzeitig, Dauer des Kurzschlusses $<1 \text{ s}$.

3. Schaltkreisspezifische technische Daten und Einsatzmöglichkeiten

3.1. Leistungsgatter DL 037 D, DL 038 D, DL 040 D

Tabelle 3: Spezifische Kennwerte

Kenngröße	Bedingungen	min.	typ.	max.	Einheit
statische Kennwerte					
U_{OH} (DL 037 D) (DL 040 D)	$U_{CC} = 4,75 \text{ V}$ $-I_{OH} = 1,2 \text{ mA}$	2,7	3,2		V
I_{OH} (DL 038 D)	$U_{CC} = 4,75 \text{ V}$ $U_{OH} = 5,5 \text{ V}$		<1	250	μA
U_{OL}	$U_{CC} = 4,75 \text{ mA}$ $I_{OL} = 12 \text{ mA}$ $I_{OL} = 24 \text{ mA}$		0,25 0,35	0,4 0,5	V
$-I_{OS}$ (DL 037 D) (DL 040 D)	$U_{CC} = 5,25 \text{ V}$	30	75	130	mA
I_{IH} (DL 037 D) (DL 038 D) (DL 040 D)	$U_{CC} = 5,25 \text{ V}$ $U_{IL} = 0 \text{ V}$		1,1 1 0,5	2 2 1	mA
$-I_{IL}$ (DL 037 D) (DL 038 D) (DL 040 D)	$U_{CC} = 5,25 \text{ V}$ $U_{IH} = 4,5 \text{ V}$		6,5 3,5 6,2	12 6 12	mA
dynamische Kennwerte					
t_{FLH} (DL 037 D) (DL 038 D) (DL 040 D)	$U_{CC} = 5 \text{ V}$ $R_L = 667 \text{ Ohm}$ $C_L = 45 \text{ pF}$		6,2 18,2 6,5	24 32 24	ns
t_{PHL} (DL 037 D) (DL 038 D) (DL 040 D)			13,0 18,5 16,8	24 28 24	ns

Die Leistungsgatter DL 037 D, DL 038 D und DL 040 D verfügen mit ihren Ausgangsdaten ($-I_{OH} = 1,2 \text{ mA}$ und $I_{OL} = 24 \text{ mA}$) über eine erweiterte Treiberfähigkeit. Zum Treiben von nicht TTL-gerechten Lasten kann bei den Leistungsgattern der High-Ausgangsstrom auf $I_{OH} = 15 \text{ mA}$ erhöht werden.

Mit den Leistungsgattern DL 038 D kann eine "WIRED-OR"-Verknüpfung aufgebaut werden. Dabei gelten für die Berechnung des Lastwiderstandes folgende Gleichungen:

$$R_L \leq \frac{U_{CCmin} - U_{OHmin}}{k I_{OHmax} + n I_{IHmax}} \hat{=} R_{Lmax} \quad (1)$$

$$R_L \geq \frac{U_{CCmax} - U_{OHmin}}{I_{OLmax} - n (-I_{ILmax})} \hat{=} R_{Lmin} \quad (2)$$


k = Anzahl der zusammenschalteten Ausgänge
 n = Anzahl der Lasteinheiten

3.2. Schmitt-Trigger DL 014 D, DL 132 D

Tabelle 4: Spezifische Kennwerte

Kenngröße	Bedingungen	min.	typ.	max.	Einheit
statische Kennwerte					
U_{T+}	$U_{CC} = 5 \text{ V}$	1,4	1,74	1,9	V
U_{T-}	$U_{CC} = 5 \text{ V}$	0,5	0,73	1,0	V
ΔU_T	$U_{CC} = 5 \text{ V}$	0,4	0,98		V
I_{IH} (DL 014 D)	$U_{CC} = 5,25 \text{ V}$		10	16	mA
(DL 132 D)	$U_{IL} = 0 \text{ V}$		6,1	11	mA
I_{IL} (DL 014 D)	$U_{CC} = 5,25 \text{ V}$		13,9	21	mA
(DL 132 D)	$U_{IH} = 4,5 \text{ V}$		8,6	14	mA
dynamische Kennwerte					
t_{PLH}	$U_{CC} = 5 \text{ V}$		16,5	22	ns
t_{PHL}	$R_L = 2 \text{ k}\Omega$		11,5	22	ns
	$C_L = 15 \text{ pF}$				

Mit den Schaltkreisen DL 014 D und DL 132 D kann der Wert der minimalen Eingangsflankensteilheit von 1 s/V für die LS-Schaltkreise (kombinatorische Schaltungen = 500 ns/V, sequentielle Schaltungen = 150 ns/V) beträchtlich überschritten werden.

Bild 2: Anwendungsschaltungen (a - RC-Oszillator, b - Rücksetzschialtung beim Einschalten von U_{CC})

Mit den Schaltkreisen lassen sich einfache RC-Oszillatoren aufbauen (Bild 2a).

Der Widerstand R kann zwischen 330 Ohm und 2 kOhm variiert werden, sollte aber vorzugsweise 2 kOhm betragen, damit die Ausgangsimpulse nicht verschliffen werden. Die Abhängigkeit der Frequenz von der Kapazität kann Bild 3 entnommen werden. Die Frequenz kann überschlägig mit der Gleichung

$$f = 0,66 \cdot \frac{1}{R \cdot C} \quad (3)$$

berechnet werden.

Das Impuls-Pausenverhältnis beträgt ungefähr 1 : 3.




Bild 3: Abhängigkeit der Ausgangsimpulsfrequenz von der Kapazität

Zähler oder Flip-Flop können beim Einschalten der Betriebsspannung beliebige Anfangszustände einnehmen.

Eine Schaltungsvariante zum Rückstellen der Zähler und Flip-Flop - beim Einschalten der Betriebsspannung U_{CC} - auf "0" zeigt Bild 2b. Die Zeitkonstante $\tau = R \cdot C$ sollte größer sein als die Zeitkonstante des Netztesiles.

3.3. Monoflops und Flip-Flops DL 112 D, DL 123 D, DL 175 D

Tabelle 5: Spezifische Kennwerte

Kenngröße	Bedingungen	statische Kennwerte			Einheit
		min.	typ.	max.	
I_{IH} (DL 112 D)	$U_{CC} = 5,25 V$ $U_{IH} = 2,7 V$				
Eingänge \bar{R} , \bar{S}				60	μA
Eingang C				80	μA
I_{IL} (DL 112 D)	$U_{CC} = 5,25 V$ $U_{IL} = 0,4 V$				
Eingänge \bar{R} , \bar{S} , C			390	720	μA
I_{CC} (DL 112 D)	$U_{CC} = 5,25 V$		3,8	6	mA
(DL 123 D)			13,5	20	mA
(DL 175 D)			9	18	mA

Fortsetzung Tabelle 5

Kenngröße	Bedingungen	dynamische Kennwerte			Einheit
		min.	typ.	max.	
DL 112 D	$U_{CC} = 5\text{ V}$ $R_L = 2\text{ k}\Omega$ $C_L = 15\text{ pF}$				
f		30	45		MHz
t_{PLH}	$C \rightarrow Q$		11	20	ns
t_{PHL}	$C \rightarrow Q$		12	20	ns
DL 123 D	$R_{ext} = 5\text{ k}\Omega$ $C_{ext} = 0$				
t_{PLH}	$A \rightarrow Q$		23	33	ns
	$B \rightarrow Q$		17	44	ns
	$R \rightarrow Q$		17	27	ns
t_{PHL}	$A \rightarrow \bar{Q}$		27	45	ns
	$B \rightarrow \bar{Q}$		22	56	ns
	$R \rightarrow \bar{Q}$		23	45	ns
t_{wQmin}	$R_{ext} = 10\text{ k}\Omega$		69	200	ns
t_{wQ}	$C_{ext} = 1\text{ nF}$		4,5	5,5	μs
DL 175 D					
f		30	40		MHz
t_{PLH}	$T \rightarrow Q, \bar{Q}$		19	31	ns
t_{PHL}	$T \rightarrow Q, \bar{Q}$		20	33	ns
t_{PLH}	$\bar{R} \rightarrow Q, \bar{Q}$		25	35	ns
t_{PHL}	$\bar{R} \rightarrow Q, \bar{Q}$		23	36	ns

Der Schaltkreis DL 112 D enthält zwei flankengetriggerte JK-Flip-Flop mit Setz- und Rücksetzeingang. Die Information an den Eingängen J und K wird mit der H/L-Flanke des Taktimpulses an die Ausgänge übertragen.

Tabelle 6: Logiktable DL 112 D

Eingänge					Ausgänge	
\bar{S}	\bar{R}	C	J	K	Q	\bar{Q}
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	Zustand instabil	
H	H	↓	L	L	$Q(t_n)$	$\bar{Q}(t_n)$
H	H	↓	L	H	H	L
H	H	↓	H	L	L	H
H	H	↓	H	H	$\bar{Q}(t_n)$	$Q(t_n)$
H	H	H	X	X	$Q(t_n)$	$\bar{Q}(t_n)$

Anmerkung:

X = Zustand beliebig

↓ = H/L-Flanke

 t_n = Zeitpunkt vor der H/L-Flanke

Der Schaltkreis DL 123 D enthält zwei Monoflops mit Rücksetzeingang. Die Impulsbreite (t_w) am Ausgang wird über einen externen Widerstand ($R_{ext} = 5 \dots 260 \text{ k}\Omega$) und über eine externe Kapazität (C_{ext} ohne Einschränkungen) eingestellt. Für gute Reproduzierbarkeit der Ausgangsimpulsweite sollte der Anschluß C_{ext} mit Masse verbunden werden. Für eine externe Kapazität $C_{ext} \leq 1 \text{ nF}$ gilt die Abhängigkeit der Ausgangsimpulsweite, die das Diagramm in Bild 4 zeigt.




Bild 4: Abhängigkeit der Ausgangsimpulsweite t_{wQ} von der Kapazität C_{ext}

Für $C_{ext} > 1 \text{ nF}$ gilt - mit ungefähr $\pm 10\%$ Genauigkeit - die Gleichung:


$$t_{wQ} = 0,45 \cdot R_{ext} \cdot C_{ext} \quad (4)$$

Ab einer minimalen Triggerimpulsbreite von 40 ns lassen sich die in Tabelle 7 enthaltenen Triggerzustände erreichen.

Tabelle 7: Logiktablelle DL 123 D

Eingänge			Ausgänge	
R	A	B	Q	\bar{Q}
L	X	X	L	H
X	H	X	L	H
X	X	L	L	H
H	L	↑	↑↓	↓↑
H	↓	L	↑↓	↓↑
↑	L	H	↑↓	↓↑

Anmerkung: X = Zustand beliebig
 ↑ = L/H-Flanke
 ↓ = H/L-Flanke



1) Die Zeit zwischen Trigger- und Retrigger-Impuls muß größer als $(0,22 \cdot C_{ext})$ ns sein, C_{ext} in pF

2) Dabei ist die letzte Zeile der Logik-tabelle zu beachten

Bild 5: Impulsdigramm des DL 123 D (a - Retriggern, b - Rücksetzen)

Unabhängig von der Logik-tabelle kann die Impulsbreite durch Retrigger-Impulse am Eingang A oder B verlängert oder durch Rücksetzimpulse am Eingang A oder R verkürzt werden (Bild 5).

Mit dem DL 123 D lassen sich auch Impulsgeneratoren aufbauen. Bild 6a zeigt eine Variante mit $1/2$ DL 123 D. Der Reseteingang sollte offengelassen werden, um ein besseres Anschwingen zu erreichen.




Bild 6: Anwendungsschaltungen mit DL 123 D (a - Impulsgenerator, b - Spannungs-Frequenz-Wandler)

Für den in Bild 6b angegebenen Spannungs-Frequenz-Wandler (VCO) mit dem DL 123 D kann die maximale Impulsfrequenz nach der Gleichung:

$$f_{\max} = \frac{1}{0,45 R \cdot C} \quad (5)$$

für $R_1 = R_2$ und
 $C_1 = C_2$

berechnet werden. Die Steuerspannung kann von 1,25 ... 4,5 V variiert werden. Ohne Verwendung einer externen Kapazität und bei $R_{\text{ext}} = 5 \text{ k}\Omega$ ergibt sich eine maximale Frequenz von 4 ... 6 MHz (je nach Exemplar). Dabei beträgt der Umfang der Frequenzänderung $\Delta f \approx 1 : 20$. Bei kleineren maximalen Frequenzen, d. h. bei Verwendung einer externen Kapazität beträgt $\Delta f \approx 1 : 30$.

Der Schaltkreis DL 175 D enthält vier D-Flip-Flop mit gemeinsamen Takt- und Rücksetzeingang. Die Information am D-Eingang wird mit der L/H-Flanke am Takteingang zum Ausgang Q übertragen (Tabelle 8).

Tabelle 8: Logiktablelle DL 175 D

Eingänge			Ausgänge	
\bar{R}	T	D	Q	\bar{Q}
L	X	X	L	H
H	↑	H	H	L
H	↑	L	L	H
H	L	X	$Q(t_n)$	$\bar{Q}(t_n)$

Anmerkung:

X = Zustand beliebig

↑ = L/H-Flanke

t_n = Zeitpunkt vor der L/H-Flanke

3.4. Zähler DL 090 D, DL 093 D, DL 192 D, DL 193 D

Tabelle 9: Spezifische Kennwerte

Kenngröße	Bedingungen	min.	typ.	max.	Einheit
		statische Kennwerte			
U_{OL} (DL 090 D)	$U_{CC} = 4,75 \text{ V}$ $I_{OL} = 11,2 \text{ mA}$		0,42	0,5	V
U_{OL} (DL 093 D)	$U_{CC} = 5,25 \text{ V}$ $I_{OL} = 9,6 \text{ mA}$		0,38	0,5	V
I_{IH} (DL 090 D) Eingang A	$U_{CC} = 5,25 \text{ V}$ $U_{IH} = 2,7 \text{ V}$			40	μA
I_{IH} (DL 090 D) Eingang B				80	μA
I_{IH} (DL 093 D) Eingänge A, B				40	μA
I_{IH} (DL 090 D) Eingang A	$U_{CC} = 5,25 \text{ V}$ $U_{IH} = 5,5 \text{ V}$			200	μA
I_{IH} (DL 090 D) Eingang B				400	μA
I_{IH} (DL 093 D) Eingänge A, B				200	μA

Fortsetzung Tabelle 9

Kenngröße	Bedingungen	min.	typ.	max.	Einheit
$-I_{IL}$	(DL 090 D) Eingang A	$U_{CC} = 5,25 \text{ V}$			
	Eingang B	$U_{IL} = 0,4 \text{ V}$	1,2	2,4	mA
$-I_{IL}$	(DL 093 D) Eingänge A, B		1,7	3,2	mA
I_{CC}	(DL 090 D)	$U_{CC} = 5,25 \text{ V}$	9,5	15	mA
	(DL 093 D)		9,5	15	mA
	(DL 192 D)		20	34	mA
	(DL 193 D)		20	34	mA
dynamische Kennwerte					
DL 090 D, DL 093 D		$U_{CC} = 5 \text{ V}$			
f	A \rightarrow QA	$R_L = 2 \text{ kOhm}$	32	45	MHz
f	B \rightarrow QB	$C_L = 15 \text{ pF}$	16	25	MHz
t_{PLH}	A \rightarrow QA		9	16	ns
	A \rightarrow QD (DL 090 D)		31	48	ns
	A \rightarrow QD (DL 093 D)		50	70	ns
	B \rightarrow QB		9	16	ns
	B \rightarrow QC		20	32	ns
	B \rightarrow QD (DL 090 D)		10	32	ns
	B \rightarrow QD (DL 093 D)		30	51	ns
t_{PHL}	A \rightarrow QA		12	18	ns
	A \rightarrow QD (DL 090 D)		33	50	ns
	A \rightarrow QD (DL 093 D)		53	70	ns
	B \rightarrow QB		13	21	ns
	B \rightarrow QC		23	35	ns
	B \rightarrow QD		13	35	ns
	B \rightarrow QD (DL 093 D)		32	51	ns
	R9 \rightarrow QD (DL 090 D)		22	40	ns
	R0 \rightarrow QA, QB, QC, QD		29	40	ns
t_{PLH}	R9 \rightarrow QA, QD (DL 090 D)		18	30	ns
DL 192 D, DL 193 D		$U_{CC} = 5 \text{ V}$			
f		$R_L = 2 \text{ kOhm}$	25	29	MHz
		$C_L = 15 \text{ pF}$			
t_{PLH}	TV \rightarrow OC		13	26	ns
	TR \rightarrow OB		13	24	ns
	TV, TR \rightarrow Q		22	38	ns
	S \rightarrow Q		25	40	ns
t_{PHL}	TV \rightarrow OC		15	24	ns
	TR \rightarrow OB		15	24	ns
	TV, TR \rightarrow Q		27	47	ns
	S \rightarrow Q		28	40	ns
	R \rightarrow Q		28	35	ns




Bild 7: Zählprogramme für DL 192 D, DL 193 D, DL 090 D, DL 093 D

Die hier vorgestellten Zähler-Schaltkreise können beim Einschalten der Betriebsspannung U_{CC} beliebige Anfangszählzustände (Dezimalzähler auch Pseudotetraden) einnehmen. Wie dann weitergezählt wird, zeigen die Zählprogramme in Bild 7.

Soll dieses vermieden werden, kann die Schaltung nach Bild 2 (Schmitt-Trigger-Schaltkreis) verwendet werden. Sie ist entweder mit den Rücksetzeingängen der jeweiligen Zähler-Schaltkreise (RO bei DL 090 D, DL 093 D und R bei DL 192 D, DL 193 D) bzw. mit den Ladeeingängen (R9 bei DL 090 D) zu verbinden.

Der Schaltkreis DL 090 D enthält einen 2 : 1- und einen 5 : 1-Teiler.

Der Schaltkreis DL 093 D enthält einen 2 : 1- und einen 8 : 1-Teiler.

Die Ausgänge schalten während der H/L-Flanke der jeweiligen Takteingänge. Zur Realisierung des vollen Zählumfanges wird der Ausgang QA mit dem Eingang B verbunden. Der DL 090 D wird damit zum BCD-Dezimalzähler und der DL 093 D zum 4-Bit-Binärzähler. Trotz der Belastung des Ausganges QA mit dem Eingang B kann vom Anwender der volle High-Ausgangs- bzw. Low-Ausgangsstrom entnommen werden. Beide Schaltkreistypen besitzen die Möglichkeit des Rücksetzens des Zählers auf den Wert "0" (über die Rücksetzeingänge R01 und R02).

Zusätzlich besteht beim DL 090 D die Möglichkeit, den Zähler auf den Wert "9" zu setzen (über die Setzeingänge R91 und R92). Die zwei Rücksetz- sowie die zwei Setzeingänge haben eine interne NAND-Verknüpfung.

Tabelle 10: Logiktablelle DL 090 D und DL 093 D

C	Eingänge				Ausgänge			
	R01	R02	R91 ¹⁾	R92 ¹⁾	QA	QB	QC	QD
X	H	H	X	L	L	L	L	L
X	H	H	L	X	L	L	L	L
X	X	X	H	H	H	L	L	H
↓	X	L	X	L	zählen			
↓	L	X	L	X	zählen			
↓	X	L	L	X	zählen			
↓	L	X	X	L	zählen			

Anmerkung: ¹⁾nur beim DL 090 D

X = Zustand beliebig

↓ = H/L-Flanke

Der Schaltkreis DL 192 D ist ein synchroner Vor-Rückwärts-Dezimalzähler. Der Schaltkreis DL 193 D ist ein synchroner Vor-Rückwärts-Binärzähler für 4 Bit.

Die Zählrichtung wird dadurch bestimmt, an welchen der beiden Eingänge TV (zählen vorwärts) und TR (zählen rückwärts) die Zählimpulse mit der H/L-Flanke anliegen. Am Ende eines Zählerzyklus werden Impulse für Übertrag vorwärts (OC) bzw. Übertrag rückwärts (OB) ausgegeben.

Beide Zählertypen werden durch High am Eingang R rückgesetzt. Mit Low am Eingang S werden die Zähler auf die an den Dateneingängen A, B, C und D anliegenden Werte voreingestellt.

3.5. Logik-Schaltkreise DL 051 D, DL 086 D, DL 8121 D

Tabelle 11: Spezifische Kennwerte

Kenngröße	Bedingungen	min.	typ.	max.	Einheit
statische Kennwerte					
I_{CC} (DL 086 D) (DL 8121 D)	\overline{STB} auf Masse übrige Eingänge offen		5,2	10	mA
I_{CCH} (DL 051 D)	$U_{CC} = 5,25$ V $U_{IL} = 0$ V		1,05	1,6	mA
I_{CCL} (DL 051 D)			2,2	2,8	mA
$-I_{OS}$ (DL 8121 D)	$U_{CC} = 5,25$ V	15	45	85	mA
I_{IH} \overline{STB} (DL 8121 D)	$U_{IH} = 2,7$ V		21	40	µA
I_{IH} (DL 086 D)	$U_{IH} = 7,0$ V		<1	200	µA
$-I_{IL}$ \overline{STB} (DL 8121 D)	$U_{IL} = 0,4$ V		240	720	µA
$-I_{IL}$ (DL 086 D)	$U_{IL} = 0,4$ V			720	µA
U_{OH} (DL 8121 D)	$I_{IH} = 440$ µA	2,7	3,4		V
U_{OL} (DL 8121 D)	$I_{OL} = 12$ mA		0,33	0,5	V
dynamische Kennwerte					
t_{PLH} (DL 051 D)	$R_L = 500$ Ohm		11	23	ns
t_{PHL} (DL 051 D)	$C_L = 50$ pF		12	21	ns
t_{PLH} (DL 086 D)	Low am anderen Eingang		15	25	ns

Fortsetzung Tabelle 11

Kenngröße	Bedingungen	min.	typ.	max.	Einheit
t_{PHL} (DL 086 D)	Low am anderen Eingang		10	18	ns
t_{PLH} (DL 086 D)	High am anderen Eingang		13	33	ns
t_{PHL} (DL 086 D)	High am anderen Eingang		12	23	ns
t_{PLH} (DL 8121 D)	$A_i, B_i \rightarrow X$		12	18	ns
t_{PHL} (DL 8121 D)	$A_i, B_i \rightarrow Y$		9	16	ns
t_{PLH} (DL 8121 D)	$\overline{STB} \rightarrow Y$		7	10	ns
t_{PHL} (DL 8121 D)	$\overline{STB} \rightarrow Y$		7	9	ns

Der DL 051 D enthält ein AND-NOR-Gatter mit 2 x 3 Eingängen und ein AND-NOR-Gatter mit 2 x 2 Eingängen; $Y = \overline{ABC} + \overline{DEF}$ bzw. $Y = \overline{AB} + \overline{DE}$.

Der DL 086 D enthält vier Exklusiv-Oder-Gatter mit je zwei Eingängen; $Y = \overline{A}B + A\overline{B}$.

Der DL 8121 D vergleicht zwei 8-Bit-Worte. Es besteht die Möglichkeit, über den Eingang \overline{STB} den Ausgang Y zu sperren oder eine Erweiterung für Wortbreiten größer 8 Bit vorzunehmen. Bei Wortgleichheit und Low am \overline{STB} -Eingang erscheint am Ausgang Low;

$Y = (A_0 B_0) (A_1 B_1) (A_2 B_2) (A_3 B_3) (A_4 B_4) (A_5 B_5) (A_6 B_6) (A_7 B_7) \overline{STB}$





Bild 8: Anwendungsschaltungen mit Logik-Schaltkreisen
(a - Frequenzverdopplung mit DL 086 D,
b - Statussignaldecoder mit DL 8121 D)

Der DL 086 D ist unter anderem auch zur Frequenzverdopplung geeignet (s. Bild 8a). Die Eingangsfrequenz liegt an einem Eingang direkt, am zweiten durch ein RC-Glied phasenverschoben an. Am Ausgang erscheint dann die verdoppelte Frequenz, allerdings mit ungleichem Tastverhältnis. Bild 8b zeigt den Einsatz des DL 8121 D als Statussignaldekoder des Mikroprozessors UB 8001 C.

3.6. Multiplexer und Demultiplexer DL 155 D, DL 251 D, DL 253 D, DL 257 D

Tabelle 12: Spezifische Kennwerte

Kenngröße	Bedingungen	min. typ. max.			Einheit
		statische Kennwerte			
I_{CC} (DL 155 D)	S0, S1, A1 auf High A2, STB1, STB2 auf Low		6	10	mA
I_{CC} (DL 251 D)	\overline{OE} auf Low, alle anderen Eingänge auf High		7	10	mA
I_{CCZ}	alle Eingänge auf High		8	12	mA
I_{CC} (DL 253 D)	alle Eingänge auf Low		7	12	mA
I_{CCZ}	\overline{OE} auf High, alle anderen Eingänge auf Low		9	14	mA
I_{CCH} (DL 257 D)	High an allen Ausgängen		5	10	mA
I_{CCL}	Low an allen Ausgängen		8	16	mA
I_{CCZ}	Ausgänge hochohmig		10	19	mA
$-I_{OS}$ (DL 155 D)	$U_{CC} = 5,25 \text{ V}$	30	50	130	mA
(DL 251 D)			60		
(DL 253 D)			60		
(DL 257 D)			80		
$-I_{OH}$ (DL 251 D)	$U_{OH} = 2,4 \text{ V}$			2,6	mA
(DL 253 D)					
(DL 257 D)					
dynamische Kennwerte					
DL 155 D	$R_L = 500 \text{ Ohm}$ $C_L = 50 \text{ pF}$				
t_{PLH}	STB1, STB2, A2 \rightarrow Y		13	18	ns
t_{PHL}			20	31	ns
t_{PLH}	S0, S1 \rightarrow Y3		13	29	ns
t_{PHL}			20	31	ns
t_{PLH}	A1 \rightarrow Y		21	30	ns
t_{PHL}			22	28	ns
DL 251 D	$R_L = 500 \text{ Ohm}$ $C_L = 50 \text{ pF}$				
t_{PLH}	S0, S1, S2 \rightarrow Y		33	45	ns
t_{PHL}	Eingänge A ... G auf Low, Eingang H auf High		28	45	ns
t_{PLH}	S0, S1, S2 \rightarrow Y		22	33	ns
t_{PHL}	Eingänge A ... G auf Low, Eingang H auf High		25	43	ns

Fortsetzung Tabelle 12

Kenngröße	Bedingungen	min.	typ.	max.	Einheit
t_{PLH}	A ... H \rightarrow Y		19	28	ns
t_{PHL}			19	28	ns
t_{PLH}	A ... H \rightarrow \bar{Y}		11	18	ns
t_{PHL}			10	17	ns
t_{PZH}	$\overline{OE} \rightarrow Y$		15	45	ns
t_{PZL}			21	40	ns
t_{PZH}	$\overline{OE} \rightarrow \bar{Y}$		15	27	ns
t_{PZL}			21	40	ns
t_{PHZ}	$\overline{OE} \rightarrow Y$		7	45	ns
	$\overline{OE} \rightarrow \bar{Y}$		9,7	55	ns
t_{PLZ}	$\overline{OE} \rightarrow Y$		10	25	ns
	$\overline{OE} \rightarrow \bar{Y}$		10	25	ns
DL 253 D	$R_L = 2 \text{ kOhm}$ $C_L = 15 \text{ pF}$				
t_{PLH}	A ... D \rightarrow Y		23	25	ns
t_{PHL}			17	20	ns
t_{PLH}	S0, S1 \rightarrow Y		13	45	ns
t_{PLH}	Eingänge A auf High Eingänge B, C, D auf Low		14	32	ns
t_{PZH}			21	28	ns
t_{PZL}	$\overline{OE} \rightarrow Y$		19	23	ns
t_{PHZ}			9	41	ns
t_{PLZ}	$\overline{OE} \rightarrow Y$		7	27	ns
DL 257 D	$R_L = 500 \text{ Ohm}$ $C_L = 50 \text{ pF}$				
t_{PLH}	A, B \rightarrow Y		9	21	ns
t_{PHL}			14	21	ns
t_{PLH}	S \rightarrow Y		15	24	ns
t_{PHL}			19	24	ns
t_{PZH}			13	30	ns
t_{PZL}	$\overline{OE} \rightarrow Y$		17	30	ns
t_{PHZ}			8	30	ns
t_{PLZ}			11	25	ns

Beim DL 155 D wird mit der Adreßinformation an S0, S1 über die Adreßgatter jeweils eine der vier Ausgangsstufen in jeder der beiden Teilschaltungen freigegeben, über die dann das Eingangssignal von den Eingängen A und STB zum entsprechenden Ausgang Y gelangt. Die Eingänge A und STB sind miteinander NOR-verknüpft, wobei in der Teilschaltung 1 die Information am Dateneingang A zusätzlich negiert wird.

Tabelle 13: Logiktablelle DL 155 D

Eingänge				Ausgänge				Eingänge				Ausgänge			
Adresse		STROBE	Daten	Y01	Y11	Y21	Y31	Adresse		STROBE	Daten	Y02	Y12	Y22	Y32
S1	S0	STB1	A1					S1	S0	STB2	A2				
X	X	H	X	H	H	H	H	X	X	H	X	H	H	H	H
L	L	L	H	L	H	H	H	L	L	L	L	L	H	H	H
L	H	L	H	H	L	H	H	L	H	L	L	H	L	H	H
H	L	L	H	H	H	L	H	H	L	L	L	H	H	L	H
H	H	L	H	H	H	H	L	H	H	L	L	H	H	H	L
X	X	X	L	H	H	H	H	X	X	X	H	H	H	H	H

Die Schaltkreise DL 251 D, DL 253 D, und DL 257 D sind Multiplexer.

Mit der Adreßinformation (S0, S1, S2) wird jeweils ein Eingang auf den Ausgang geschaltet. Über \overline{OE} kann man die Ausgänge in den hochohmigen Zustand Z schalten.

Der Schaltkreis DL 251 D besitzt abweichend von den beiden anderen Schaltkreisen einen negierten Ausgang.

Tabelle 14: Logiktabellen DL 251 D, DL 253 D, DL 257 D

DL 251 D						DL 253 D				DL 257 D		
Eingänge			Ausgänge			Eingänge		Ausgänge		Eingänge	Ausgänge	
Adresse			\overline{OE}	Y	\overline{Y}	Adresse	\overline{OE}	Y		\overline{OE}	Y	
S2	S1	S0				S1	S0					
X	X	X	H	Z	Z	X	X	H	Z	X	H	Z
L	L	L	L	A	\overline{A}	L	L	L	D	L	L	A
L	L	H	L	B	\overline{B}	L	H	L	C	H	L	B
L	H	L	L	C	\overline{C}	H	L	L	B			
L	H	H	L	D	\overline{D}	H	H	L	A			
H	L	L	L	E	\overline{E}							
H	L	H	L	F	\overline{F}							
H	H	L	L	G	\overline{G}							
H	H	H	L	H	\overline{H}							

Anmerkung:

X = Zustand beliebig

Z = hochohmiger Zustand

Der Schaltkreis DL 155 D kann auch als 1 auf 8-Demultiplexer benutzt werden.

Werden die Eingänge STB und A beider Teilschaltungen jeweils miteinander verbunden, so wirkt die Information an A als drittes Adreßbit. Die beiden Strobeeingänge bilden den Dateneingang. Die gleiche Anordnung kann auch als 3 auf 8-Dekoder dienen.

Zusammen mit einem DL 251 D, zwei DL 090 D und einem DL 000 D läßt sich sehr einfach ein Tastenfeld für 64 Tasten aufbauen, welches durch Hinzufügen weiterer Dekoder bzw. Multiplexer erweitert werden kann (Bild 9). Der Kondensator (100 pF) glättet die bei der Adreßumschaltung am Ausgang Y entstehenden negativen Spitzen.




Bild 9: Tastenfeld für 64 Tasten

3.7. Schieberegister DL 194 D, DL 295 D

Tabelle 15: Spezifische Kennwerte

Kenngröße	Bedingungen	min.	typ.	max.	Einheit
		statische Kennwerte			
I_{CC} (DL 194 D)	A ... D auf Low S0, S1, CLR, L, R auf High		16	23	mA
$-I_{OS}$ (DL 194 D) (DL 295 D)	$U_{CC} = 5,25$ V	30		130	mA
$-I_{OH}$ (DL 295 D)	$U_{OH} = 2,4$ V			2,6	mA
I_{OL}	$U_{OL} = 0,5$ V			24	mA
I_{CC}	SE, MD, OE auf High A ... D auf Low		16	29	mA
I_{CCZ}	SE, MD auf High A ... D, T, OE auf Low		18	33	mA
dynamische Kennwerte					
f_T (DL 194 D)	$U_{CC} = 5$ V	25	47		MHz
f_T (DL 295 D)	$U_{CC} = 5$ V	20	27		MHz

Fortsetzung Tabelle 15

Kenngröße	Bedingungen	min.	typ.	max.	Einheit
	$R_L = 500 \text{ Ohm}$ $C_L = 50 \text{ pF}$				
t_{PHL} (DL 194 D)	$T \rightarrow Y$		21	27	ns
t_{PLH}			19	25	ns
t_{PHL}	$CLR \rightarrow Y$		22	31	ns
t_{PLH} (DL 295 D)	$T \rightarrow Y$		28	30	ns
t_{PHL}			23	31	ns
t_{PZH}	$OE \rightarrow Y$		14	26	ns
t_{PZL}			20	30	ns
t_{PLZ}	$OE \rightarrow Y$		17	20	ns
t_{PHZ}			11	20	ns

Der Schaltkreis DL 194 D erlaubt Links- und Rechtsschiebeoperationen sowie synchronen, parallelen und seriellen Datentransfer. Die beiden Steuereingänge S0, S1 steuern die Funktion des Schaltkreises wie folgt (Tabelle 16).

Tabelle 16: Steuerung der Funktion des DL 194 D

Eingänge		
S1	S0	Datensignal je nach anliegender Adresse an S0, S1
H	H	Datensignal von Paralleleingängen
L	H	Datensignal von R bzw. vom vorhergehenden Ausgang (Rechtsschieben)
H	L	Datensignal von L bzw. vom folgenden Ausgang (Linksschieben)
L	L	Datensignal vom eigenen Ausgang (Beibehalten der alten Information)

Legt man Low-Pegel am Eingang CLR an, wird das Schieberegister unabhängig von der gerade laufenden Operation rückgesetzt (alle Ausgänge auf Low).

Der Schaltkreis DL 295 D ist ein 4-Bit-Schieberegister, das im Rechtsschiebebetrieb und bei entsprechenden externen Verbindungen im Linksschiebebetrieb eingesetzt werden kann. Die Information kann bei H-Pegel an MD auch parallel eingeschrieben und nach einem H/L-Übergang an T an den Ausgängen parallel ausgelesen werden. Über OE = L lassen sich die Ausgänge in den hochohmigen Zustand Z schalten.

Auf Grund seiner geringen Signalverzögerungszeiten (s. Tabelle 15) kann der DL 194 D vielseitig in schnellen Mikroprozessorsystemen oder als Zwischenspeicher eingesetzt werden. Vielfältige Applikationen sind auch durch die im Schaltkreis vorhandene Steuerlogik gegeben. Das Linksschieben ist ohne externe Verbindungen möglich. Die Schieberegister lassen sich gut kaskadieren, wobei das Links- und Rechtsschieben ohne zwischenzeitliche Parallel-Ladeoperation erfolgen kann. Die Daten und Adreßeingänge sind taktflankengesteuert und müssen vor den L/H-Übergängen am Takteingang stabil sein.

Die Tristate-Ausgänge des DL 295 D sind in der Lage Busleitungen oder große kapazitive Lasten zu treiben. Der OE-Eingang wirkt nur auf die Ausgangsstufen, beeinflusst also die Registeroperationen nicht.

3.8. Systemtaktgenerator DL 8127 D

Tabelle 17: Spezifische Grenzwerte und Betriebsbedingungen

Kenngröße	min.	typ.	max.	Einheit
U_C an C	-0,5		8	V
I_{OL}			30	mA
I_I	-30		5	mA
U_{IH} ST1, ST2, ST3, X1 CLR, TOEN, READY	2			V
RUN/HALT, SSNO, SSNC, 4/3	2,4			V
RESET IN	2,8			V
U_{IL} ST1, ST2, ST3, X1 CLR, TOEN, READY			0,8	V
RUN/HALT, SSNO, SSNC, 4/3 RESET IN			0,4	V
$-I_{OH}$ ZCK			0,2	mA
TTL-Ausgänge			2,6	mA
I_{OL} ZCK			2	mA
TTL-Ausgänge			16	mA
t_s CLR → OSC			25	ns
t_H CLR → OSC			-6	ns
t_s READY → ZCK 4/3 = High 4/3 = Low			$T/4 + 10$ 1) 20	ns ns
t_H READY → ZCK 4/3 = High 4/3 = Low			$-T/4$ 1) -5	ns ns
t_s ST1, ST2, ST3 → ZCK 4/3 = High 4/3 = Low			$T/4 + 12$ 1) 25	ns ns
t_H ST1, ST2, ST3 → ZCK 4/3 = High 4/3 = Low			$-(T/4 - 3)$ 1) -12	ns ns

Fortsetzung Tabelle 17

Kenngröße	min.	typ.	max.	Einheit
t_s				
$\overline{TOEN} \rightarrow ZCK$				
$4/\overline{3} = \text{High}$	35			ns
$4/\overline{3} = \text{Low}$	30			ns
t_H				
$\overline{TOEN} \rightarrow ZCK$				
$4/\overline{3} = \text{High}$	-15			ns
$4/\overline{3} = \text{Low}$	-10			ns

Anmerkung:

 t_s = Einstellzeit t_H = Haltezeit1) T = ZCK-Taktperiodendauer

Tabelle 18: Spezifische Kennwerte

Kenngröße	Bedingungen	min.	typ.	max.	Einheit
statische Kennwerte					
I_{IH}	$U_{CC} = 5,25 \text{ V}$				
$4/\overline{3}$, SSNC, SSNO	$U_{IH} = 2,7 \text{ V}$	-300	-120		$\mu\text{A}^{1)}$
RUN/ \overline{HALT}		-200	-50		$\mu\text{A}^{1)}$
$\overline{RESET IN}$					
ST1, ST2, ST3			1	50	μA
\overline{CLR} , \overline{TOEN} , READY			220	600	μA
X1					
I_{IH}	$U_{CC} = 5,25 \text{ V}$				
ST1, ST2, ST3	$U_{IH} = 5,5 \text{ V}$		1	1000	μA
\overline{CLR} , \overline{TOEN} , READY					
$-I_{IL}$	$U_{CC} = 5,25 \text{ V}$				
SSNO	$U_{IL} = 0,4 \text{ V}$		0,900	1,6	mA
SSNC, $4/\overline{3}$, RUN/ \overline{HALT}			0,390	1,2	mA
READY			0,310	0,72	mA
\overline{CLR} , \overline{TOEN} , X1				0,36	mA
ST1, ST2, ST3, $\overline{RESET IN}$					
U_{OH}	$U_{CC} = 4,75 \text{ V}$				
ZCK	$-I_{OH} = 0,1 \text{ mA}$	4,35		4,6	V
	$-I_{OH} = 0,2 \text{ mA}$	4,00			V
TTL-Ausgänge	$-I_{OH} = 2,6 \text{ mA}$	2,4	3		V
U_{OL}					
ZCK	$I_{OL} = 2,0 \text{ mA}$			0,4	V
TTL-Ausgänge	$I_{OL} = 16 \text{ mA}$		0,32	0,5	V
$-I_{OS}$	$U_{CC} = 5,25 \text{ V}^{2)}$				
ZCK		50	100	240	mA
TTL-Ausgänge		40	60	130	mA

Fortsetzung Tabelle 18

Kenngröße	Bedingungen	min.	typ.	max.	Einheit
I_{CC}	$U_{CC} = 5,25 \text{ V}$ $X1 = 2,4 \text{ V}$ $ZCK = \text{Low}$ $TCKs = \text{Low}^3)$		80	140	mA
dynamische Kennwerte					
t_{TLH} ZCK	$C_L = 80 \text{ pF} \pm 5 \%$		10	12	ns
t_{THL} ZCK			6	11	ns
t_{TLH} ZCK	$C_L = 200 \text{ pF} \pm 5 \%$		15	20	ns
t_{THL} ZCK			11	20	ns
t_{PLH} READY \rightarrow WAIT	$U_{CC} = 5 \text{ V}$ $R_L = 500 \text{ Ohm}$		11	16	ns
t_{PHL} READY \rightarrow WAIT	$C_L = 50 \text{ pF}$		13	19	ns
t_{PLH} ST1, ST2, ST3 \rightarrow WAIT			15	26	ns
t_{PHL} ST1, ST2, ST3 \rightarrow WAIT			17	24	ns
t_{PLH} ZCK \rightarrow RESET OUT	$4/3 = \text{High}$		10	20	ns
t_{PHL} ZCK \rightarrow RESET OUT			5	10	ns
t_{PLH} ZCK \rightarrow RESET OUT	$4/3 = \text{Low}$			20	ns
t_{PHL} ZCK \rightarrow RESET OUT				10	ns
f_{OSZ}				24	MHz

Anmerkung: 1) Negative High-Eingangsströme werden durch internen Pull-up-Widerstand verursacht

2) Nicht mehr als einen Ausgang gleichzeitig, Dauer des Kurzschlusses $< 1 \text{ s}$

- 3)
1. CLR = Low, SSNO = Low, restliche Eingänge High
 2. X1 = 1 Takt (Low/High-Flanken)
 3. CLR = High
 4. X1 = weitere 15 Takte mit Schlußpegel 2,4 V, SSNO = High
 5. Messung von I_{CC}

Der Schaltkreis DL 8127 D ist ein Systemtaktgenerator für 16-Bit-Mikroprozessorsysteme. Der Oszillator schwingt bei Quarzbeschaltung oder kann mit TTL-Signalen fremd gespeist werden. Neben der gepufferten Oszillatorfrequenz wird wahlweise ein durch drei oder vier geteilter MOS-Takt zur Verfügung gestellt. Der Teilerfaktor wird durch den Steuereingang $4/\overline{3}$ festgelegt. Wird der Oszillatortakt durch vier geteilt (U 8000-Mode), wird synchron zum MOS-Takt ein TTL-Takt zur Verfügung gestellt. Das Tastverhältnis beträgt 1 : 1 (Bild 10).




Bild 10: Taktdiagramm U 8000-Mode




Bild 11: MOS-Takt bei 200-pF-Last

Weitere Ausgänge stellen den halben und viertel MOS-Takt bereit. Der Taktausgang ZCK liefert einen speziellen MOS-Takt, der in Bild 11 dargestellt ist.

Darüberhinaus enthält der DL 8127 D spezielle Logikschaltungen, die an die Mikroprozessorsysteme angepaßt sind aber auch anderweitig genutzt werden können.

Am Anschluß 14 ($\overline{\text{RESET OUT}}$) wird für die CPU ein taktsynchrones L/H-Rücksetzsignal bereitgestellt. Dazu wird Anschluß 15 mit einem Kondensator gegen Masse beschaltet. Dieser Eingang hat Schmitt-Trigger-Verhalten. Die kleinste High-Eingangsspannung beträgt 2,8 V, die typische liegt bei etwa 2,5 V mit einer Hysterese von ca. 1 V. Die Verzögerungszeit muß für U 8000-Systeme mindestens fünf Taktzyklen betragen.

$$t = 4,6 \cdot 10^{-4} \cdot C \quad (6)$$

t in ns
C in nF

Liegt $4/\overline{3}$ auf Low, ist der $\overline{\text{RESET OUT}}$ -Ausgang High-aktiv.

Eine weitere Logikeinheit beeinflusst den $\overline{\text{WAIT}}$ -Ausgang, der die CPU veranlaßt WAIT-Zyklen durchzuführen.

Der $\overline{\text{WAIT}}$ -Ausgang wird auf Low gesetzt, wenn am Eingang RUN/ $\overline{\text{HALT}}$ Low liegt. Beeinflusst werden kann dieser Ausgang durch die Steuereingänge ST1, ST2, ST3. Liegt an allen Steuereingängen Low (das bedeutet, daß die CPU interne Operationen oder Speicherauffrischungen durchführt), wird trotz Low an RUN/ $\overline{\text{HALT}}$ $\overline{\text{WAIT}}$ auf High gelegt.

Für eine Taktperiode (bei RUN/ $\overline{\text{HALT}}$ auf Low) geht der $\overline{\text{WAIT}}$ -Ausgang auf H-Potential, wenn am Eingang SSNC ein L/H-Impuls angelegt wird. Auf diese Weise kann man die CPU quasi im Schrittbetrieb laufen lassen.




Bild 12: Zusammenschaltung DL 8127 D mit UB 8001 C/ UB 8002 D

SSNC und SSNO sind Eingänge eines Flip-Flops und sollten für Schrittbetrieb mit einem zweipoligen Umschalter beschaltet werden (Bild 12).

Das $\overline{\text{WAIT}}$ -Signal kann nach 15 CPU-Takten (trotz Eingang $\overline{\text{READY}}$ auf Low) aufgehoben werden, nachdem der $\overline{\text{TIME OUT}}$ -Zähler in Betrieb gesetzt wurde ($\overline{\text{TOEN}}$ auf Low).

Mit der steigenden Flanke des 16ten MOS-Taktes wird $\overline{\text{WAIT}}$ auf High und $\overline{\text{TIME OUT}}$ für eine Taktperiode auf Low gesetzt und damit die $\overline{\text{WAIT}}$ -Forderung eines externen Gerätes begrenzt (Bild 13).

Zu beachten ist, daß der Eingang $\overline{\text{TOEN}}$ mit dem Takt synchronisiert werden muß, da sonst der $\overline{\text{TIME OUT}}$ -Impuls verkürzt wird und doppelt auftreten kann (wenn $\overline{\text{TOEN}}$ während des 16ten Taktimpulses auf High geht). Ein Beispiel ist in Bild 13 (rechte Bildhälfte) gegeben. Schaltet $\overline{\text{TOEN}}$ während der übrigen Taktperioden auf High, wird der Zählvorgang ausgesetzt. Dies kann zum Beispiel bei DMA-Betrieb der Fall sein. Ebenfalls ausgesetzt wird der Zählvorgang, wenn der Ausgang $\overline{\text{WAIT}}$ durch o. g. Bedingungen auf High gesetzt wird.




Bild 13: Zeitverhalten

Die Beschaltung des Oszillators ist frequenzabhängig. Im Frequenzbereich 4 ... 20 MHz kommen Grundwellenquarze zur Anwendung. Die Beschaltung zeigt Bild 14.




Bild 14: Quarzbeschaltung des Oszillators im Bereich von 4 ... 20 MHz

Der mit * gekennzeichnete Kondensator kann mit steigender Frequenz kleiner werden und oberhalb 10 MHz wegfallen.

Grundwellenquarze in Serienresonanz mit 30 pF Last sind in die Oszillatorschaltung einsetzbar, d. h. sie schwingen auf der vorgesehenen Frequenz.

Will man höhere Frequenzen quarzstabil erzeugen, müssen Oberwellenquarze eingesetzt werden. Hier ändert sich die Beschaltung mit steigender Frequenz, da stets abgesichert werden muß, daß der Quarz auf der Grundwelle oder auf einer höheren Oberwelle erregt wird.

Die Schaltungen für die Frequenzbereiche 24 ... 48 MHz sind im Bild 15 dargestellt. Vom VEB HWF wird eine Taktfrequenz von 24 MHz garantiert (die typische maximale Taktfrequenz liegt derzeit bei 40 MHz, einzelne Muster gehen bis 48 MHz).

Ein extern erzeugter Takt wird mit TTL-Pegel am Anschluß 11 eingespeist. Die Rückführung (Anschluß 10) wird offen gelassen.




Bild 15: Schaltungen für Frequenzbereich von 24 ... 48 MHz

(Fortsetzung folgt)

Patentinformation

Ansteuerung von aktiven und passiven Anzeigebauelementen

Das Verfahren /1/ wird zur optischen Informationsausgabe eingesetzt und ermöglicht die wahlweise Ansteuerung von aktiven und/oder passiven Anzeigebauelementen mit unterschiedlichen Leistungsaufnahmen und verschiedenen Schaltverhalten in Abhängigkeit von der Umfeldbeleuchtung. Das Verfahren ist für 7-Segment-Anzeigen anwendbar.




Bild 1: Ansteuerung von Anzeigebauelementen

Entsprechend Bild 1 werden leistungsarme, nur für den Betrieb von Flüssigkristall-Anzeigen vorgesehene Schaltkreise (CMOS-Uhrensaltkreise) 1 mit einem Rechteck-Ausgangssignal niedriger Frequenz so eingesetzt, daß über CMOS-Äquivalenz- oder Antivalenzgatter 5 ein Gleichsignal zur Ansteuerung von Lichtemitter-Anzeigen 6 erzeugt wird.

Bei aktivierten Segmenten erscheinen an den Eingängen der Exklusiv-OR-Gatter 5 zweimal die Signale High oder zweimal Low und am Ausgang ständig Low. Die Beschaltung der Gatter 5 bewirkt, daß das dynamische Signal am Ausgang des Schaltkreises 1 in ein statisches umgewandelt wird und für die Anzeigen 6 bereitsteht.

Bei zu hoher Umfeldbeleuchtung wird über Fotosensoren die Betriebsspannung $+U_B$ zu der aktiven Anzeige 6 abgeschaltet und die Segmente der passiven Anzeige 4 wieder an die Ausgänge des Ansteuererschaltkreises 1 gelegt.

Mit dem Verfahren wird ein flimmerfreier Betrieb der Lichtemitter-Anzeigen gewährleistet. Die Gatter 5 übernehmen außerdem eine stromtreibende Funktion, so daß der zum Betrieb der Lichtemitteranzeigen 6 erforderliche Strom zur Verfügung steht. Es sind dadurch keine zusätzlichen Treiberstufen und Dekoder erforderlich.

Literatur

- /1/ WP 231 435 DD. Verfahren zur Ansteuerung von aktiven und passiven Anzeigebauelementen.
Anmelder: VEB Werk für Fernsehelektronik Berlin

Wicht

Standards

Wir möchten unsere Leser auf folgende Standards für elektronische Bauelemente aufmerksam machen:

TGL/Ausgabe	Titel	Verbindlichkeit	Ersatz für TGL/Ausgabe
43386 3.86	Halbleiterbauelemente; Silicium-Hochfrequenztransistoren pnp-SF 816 bis SF 819, npn-SF 826 bis SF 829; Technische Bedingungen	1.1.87	
42624 2.86	Integrierte Halbleiterschaltkreise; Bipolarer Ton-ZF-Verstärkerschalt- kreis A 224 D; Technische Bedingun- gen	1.11.86	
38007 7.85	- ; Bipolarer RGB-Matrix-Schalt- kreis A 232 D; Technische Bedingun- gen	1.1.87	38007 5.82
43158 3.86	- ; Bipolare Stereo-Dekoder-Schalt- kreise A 4510 D und A 4510 D1; Technische Bedingungen	1.12.86	
42467 2.86	- ; Bipolare Initiatorschaltkreise B 303 D, B 304 D, B 305 D und B 306 D; Technische Bedingungen	1.11.86	
42074 2.86	- ; Bipolarer Kommutator-Schalt- kreis B 390 D; Technische Bedingun- gen	1.11.86	
43268 3.86	- ; Digitalprozessorschaltkreis für integrierende Analog-Digital-Wand- ler C 504 D; Technische Bedingungen	1.12.86	
43206 9.85	- ; Schmitt-Trigger-Schaltkreise DL 014 D und DL 132 D; Technische Bedingungen	1.12.86	
43202 2.86	- ; Zweifach J-K-Flipflop DL 112 D; Technische Bedingungen	1.11.86	
43203 2.86	- ; Zweifach-monostabiler Multivi- brator-Schaltkreis DL 123 D; Tech- nische Bedingungen	1.11.86	
42623 2.86	- ; Bipolare Interface-Schaltkreise DS 8212 D, DS 8282 D und DS 8283 D; Technische Bedingungen	1.11.86	
24165/07 11.85	Elektronenröhren; Fotovervielfa- cher; Typgruppe 10-29; Technische Bedingungen	1.8.86	24165/07 6.79
24165/08 11.85	- ; - ; Typgruppe 12-52; Technische Bedingungen	1.8.86	24165/08 6.79
24165/09 11.85	- ; - ; Typgruppe 12-35; Technische Bedingungen	1.8.86	24165/09 6.79
24165/10 11.85	- ; - ; Typgruppe 3-19; Technische Bedingungen	1.8.86	24165/10 6.79
24165/11 11.85	- ; - ; Typgruppe 10-19; Technische Bedingungen	1.8.86	24165/11 6.79
9459 11.85	- ; Senderöhren; Bezeichnungssystem und Übersicht	1.9.86	9459 8.61
9463 1.86	- ; Sendetriode SRL 351; Technische Bedingungen	1.11.86	9463 1.63
36503/02 11.85	Piezokeramische Bauelemente; Allge- meine technische Bedingungen	1.11.86	36503/02 9.80
39210 6.85	Thermistoren; Kaltleiter für Niveau- regelung und Strömungsmessung; Technische Bedingungen	1.8.86	39210 4.82

TGL/Ausgabe	Titel	Verbindlichkeit	Ersatz für TGL/Ausgabe
42767 7.85	Feste und mechanisch veränderbare Widerstände; Veränderbare Drahtwiderstände; Baureihe 604 und 614; Technische Bedingungen	1.7.86	200-8076 12.70
31282 6.85	Festkondensatoren; Keramik-Kleinkondensatoren bis 1000 V Nennspannung Klasse 1 und Klasse 2; Allgemeine technische Bedingungen	1.11.86	31282/01 und /02 12.75
200-8423 7.85	- ; Polystyrol-Zwillings-Kondensatoren freitragend; Technische Bedingungen	1.7.86	200-8423 10.77
37912 1. And. 4.82	Kontaktbauelemente; Steckverbinder 26/75x8,6; Technische Bedingungen	1.7.86	
200-8080 9.85	- ; HF-Steckverbinder 1/3,3 Schraubfesthaltung; Technische Bedingungen	1.11.86	200-8080/01 und /02 12.80
27231 9.85	- ; HF-Steckverbinder 2/6,6 Schraubfesthaltung; Technische Bedingungen	1.11.86	27231/01 1.73 27231/02 4.80
26525 9.85	- ; HF-Steckverbinder 8/28 Schraubfesthaltung; Technische Bedingungen	1.11.86	26525/01 und /02 11.71
200-3800 9.85	- ; HF-Steckverbinder 2/6,6 Bajonettfesthaltung; Technische Bedingungen	1.11.86	200-3800/01 und /02 8.77
32422 1. And. 3.84	- ; Miniaturdreheschalter für starre Leiterplatten; Technische Bedingungen	1.7.86	
10002 8.85	- ; Dreheschalter 0,2 A mit 2 Kontakten; Technische Bedingungen	1.10.86	10002 9.61
10003 8.85	- ; Dreheschalter 0,2 A, 2 bis 11 Kontakte; Technische Bedingungen	1.10.86	10003 9.61
10004 8.85	- ; Dreheschalter 0,2 A bis 2 x 6 Kontakte; Technische Bedingungen	1.10.86	10004 9.61
10005 8.85	- ; Dreheschalter 0,2 A bis 4 x 3 Kontakte; Technische Bedingungen	1.10.86	10005 9.61
10822 8.85	- ; Dreheschalter 1 A bis 12 Kontakte; Technische Bedingungen	1.10.86	10822 11.70
25017/05 1. And. 3.77	Leiterplatten ; Mehrlagenleiterplatten; Montagevorschrift	1.7.86	
200-3514 2.86	Elektroinstallationserzeugnisse; Zweipolige Gerätestecker; Mit Schutzkontakt 10 A 250 V ~	1.2.87	200-3514 5.77 200-3718 11.63
33892/06 12.85	Elektrische Lichtquellen; Elektronenblitzröhren; XSHU, Technische Bedingungen	1.12.86	
11701 3.86	SiC-Varistoren; Technische Bedingungen	1.1.87	11701 8.75
43319 2.86	Elektrische Informationstechnik; Temperaturkompensierte Quarzgeneratoren Typ 4; Technische Bedingungen	1.1.87	



**vob applikationszentrum elektronik berlin
im vob kombinat mikroelektronik**

DDR- 1035 Berlin, Mainzer Straße 25
Telefon: 5 80 05 21, Telex: 011 2981; 011 3055
